「シュミットトリガ回路」の解説(3)

図17の回路からR2を取り除いた図27の回路が、バウンスやチャタリングの除去に使われている事例を時々見かけます。

図27の回路の場合、コンデンサC1の充電時の時定数はR1C1で、C1の放電時の時定数は0となります。つまり、S1がONになると、放電が瞬時に終わります。

この場合、スイッチS1をOFF→ON→OFFの順に切り替えると、C1の両端電圧vCと出力電圧の波形は図28の様になります。

この波形を見ると、バウンスの影響が出力電圧に表れていないので、図27の回路は良好に動作しそうな気がします。そして、実際に図27の様な回路を試作すると、問題なく動作する場合が多いのです。

さらにいうなら、放電が瞬時に行われる様になった影響で、vCが74HC14の閾値付近で振動する事がなくなりました。ヒステリシスのある74HC14ではなく、ヒステリシスのない74HC04でも動作しそうな気もしてきます。

しかし、図27の回路には落とし穴があります。

R2を取り除いて0Ωにすると、SW1をONにした瞬間に、理論的には無限大の放電電流が流れます。実際には、SW1の接点の接触抵抗や、配線の抵抗や、C1の等価直列抵抗などにより、放電電流は無限大にはならず、有限の値になるのですが、かなり大きな電流が流れる事には違いありません。そうなると、放電電流がSW1の定格電流を超えてしまいます。

たとえ試作回路がうまく動作しても、SW1に過大な電流を繰り返し流す事により、接点の劣化が徐々に進みます。そのため、製品を製造して出荷検査にパスしても、製品が市場に出た後で、不具合を起こしたり、寿命が想定より短くなったりするのです。

また、図28のvCの様に、緩やかに変化する波形を、ヒステリシスのないCMOSのロジックIC(74HC04など)に入力すると、貫通電流が流れて消費電流が増えたり故障したりするため、シュミットトリガ入力のロジックIC(74HC14など)を使う必要があります。

図17の回路からR3を取り除いた図29の回路が、バウンスやチャタリングの除去に使われている事例を時々見かけます。

この回路は、電源を入れている間は正常に動作し続けます。しかし、回路の電源がOFFになった時に、壊れる可能性があります。

この事を理解するには、CMOSロジックICの入力端子に保護ダイオードが付いている事を理解する必要があります。

CMOSロジックICの入力端子には、図30の様に、PチャネルとNチャネルのMOS-FETのゲート端子が接続されています。

例として、構造の簡単なNOT回路を挙げましたが、他のロジックICでも、入力端子にはPチャネルとNチャネルの2種類のMOS-FETのゲート端子のみが接続されています。(ただし入力端子につながっているゲート端子は2つとは限りません)

ゲート端子はドレイン端子とソース端子の間の半導体が形成するチャネルと、薄い絶縁層で絶縁されています。

そのため、ゲート・ソース間、あるいはゲート・ドレイン間のインピーダンスは極めて高く、入力端子が静電気を帯びても、溜まった電荷の逃げ場所がありません。

また、ゲートとチャネル間の絶縁層は極めて薄いため、ゲートに少し高い電圧がかかるだけで、絶縁層が絶縁破壊を起こしてしまいます。

この様に、CMOSロジックICは、原理的に、静電気にとても弱いのです。昔のCMOSロジックICは、静電気を帯びた手で触れたら、簡単に壊れてしまいました。

これでは非常に使いにくいため、現在のCMOSロジックICの入力端子には、図31の様に入力保護用のダイオードが付いています。

回路の動作中は、電源VCCには正の電圧VCCが加わっており、また入力端子には0～VCCの範囲の電圧が入力されています。この場合、2つの入力保護ダイオードD1とD2は、逆バイアスになっており、導通しません。

しかし、図32の様に、静電気などにより正のパルス状の大きな過電圧が掛かった場合は、入力端子の電圧がVCCを超え、D1が順バイアスになって導通します。その事により、正のパルス状の過電圧信号は、D1を介して、VCC電源に逃がされます。

仮に、静電気を帯びた手で入力端子を触った事により過大信号が発生したのなら、電流が流れだした瞬間に皮膚抵抗で電圧降下が生じ、入力電圧が急低下します。この様にして、入力端子の電圧がVCCを大きく超えない様にD1により制限され、MOS-FETが絶縁破壊してしまう事を防ぐ事ができます。

また、図33の様に、静電気などにより負のパルス状の大きな過電圧が掛かった場合は、入力端子の電圧が負の値になり、D2が順バイアスになって導通します。その事により、負のパルス状の過電圧信号は、D2を介して、GNDに逃がされます。

74HC14の入力端子にも、図31の様な入力保護ダイオードが付いている事を考慮して、図29の回路の電源がOFFになった場合の挙動を考えてみましょう。

図29の回路が、SW1がOFFのまま、十分な時間動作すると、C1は、両端電圧vCが電源電圧VCCになるまで満充電されます。この状態で電源がOFFになると、電源電圧が低下して、vCが電源電圧より高い状態になります。(図34参照)

この時、74HC14に内蔵されている入力保護ダイオードD1が導通し、D1を通り抜けて電源ライン(VCC)に放電電流i1が流れます。放電ルートは、これ以外にも、R1とR2を介して電源ラインに抜けるルートがあります。このR1とR2を通るルートの放電電流をi2とします。

コンデンサC1の放電電流iCは、キルヒホッフの電流則より式(1)の様に求まります。

また、C1の容量をC1、時刻をtとすると、放電電流iCは式(2)の様に求まります。

D1が導通している事を考えると、vCは、電源がOFFになって以降の電源電圧vCC(OFF)から、次の様に求まります。

式(3)の両辺をtで微分すると、式(4)が求まります。

式(4)を式(2)に代入すると、最終的に式(5)が求まります。

つまり、C1の容量が大きいほど放電電流が大きくなり、また電源をOFFにして以降の電源電圧の低下が急激であるほど放電電流が大きくなります。

ここで、図35の様に、同一基板内の図29以外の回路を、C1の負荷として考えてみます。

C1の放電電流iCは、いったんi1とi2に分かれてから電源ラインに流れ込みますが、この電流はどこかで消費される必要があります。74HC14は、貫通電流が流れない条件で使っている限り、非常に低消費電流のICなので、U1自身はiCをほとんど消費しません。(気温が25℃の時の74HC14消費電流は1μA以下)

そうだとすれば、iCは、同一基板内の図29以外の部分で消費される事になります。図35の右の長方形の記号は、図29以外の部分の負荷を表しています。

もし、この長方形で表わされた負荷が重く、電流をよく流すなら、iCが大きな値になり、電源電圧が急低下します。

一方でi2は、D1が導通している限りは負荷の重さにあまり依存せず、式(6)で決まります。

参考:R1=10[kΩ]、R2=1[kΩ]として計算すると、i2≒64[μA]と、非常に小さな値になります。

よって、負荷が重くなって増えるのはD1を通るi1の方になります。

あまり負荷が重くなると、i1がD1に流してよい電流の上限値を超えてしまいます。そしてD1に過電流を流すと、74HC14が故障する可能性があります。

東芝デバイス&ストレージ株式会社製のTC74HC14APのデータシートの、絶対最大定格の項目(図36)を見ると、D1に流してよい電流の最大値は20mAである事が分かります。

i2は約64μAと、20mAに比べて非常に小さい値なので無視する事にすると、負荷に流れる電流iCが20mAを超えてはならない事になります。

以上の議論で分かる様に、D1に流れるC1の放電電流が絶対最大定格を超えるかどうかは、図29と同一基板に載っている回路がどの程度電流を消費するかによって決まります。よって、図29の回路だけを試作して動作試験しても問題が発生しないのに、実際の回路に図29の回路を組み込むと74HC14が壊れるというような、一見不可解な現象も起こり得ます。

この様な不可解な現象を避けるには、C1と74HC14の間に1kΩ程度の抵抗(R3)を挿入して、図17の回路にする必要があります。

図17の回路では、R3が74HC14に流れ込む電流を制限するため、VCC電源を上限の6Vに設定しても、6[v]÷1[kΩ]=6[mA]を超える電流がD1に流れる事はありません。絶対最大定格の20mAには、余裕を持って収まります。

注:D1に流れる電流が6mAというのは、D1の順方向電圧降下(0.7Vくらい)やi2を無視して計算していますので、少し過大に見積もっています。

R1の抵抗値は、680Ωでも1.5kΩでも構わないのですが、極端に大きな抵抗値(例えば100kΩ)に設定すると、74HC14の入力端子の寄生容量(TC74HC14APの場合は、典型値で5pF)とR3により構成される時定数や、74HC14の入力端子のインピーダンスの上昇などが回路動作に悪影響を及ぼす事があります。

図29の回路に限らず、図37の様に、CMOSロジックICの入力端子とGNDに数百pF以上のコンデンサやがつながる回路や、図38の様に、CMOSロジックICの入力端子とVCCに数百pF以上のコンデンサやがつながる回路を使う必要がある場合は、図39や図40の様に、CMOSロジックICの入力端子に1kΩ程度の電流制限抵抗を入れる事を習慣づけるといいでしょう。

参考:図40の回路は、電源をONにした直後と、電源をOFFにした直後を除くと、図39の回路と同様に動作します。よって、電源をONした直後にリセットパルスを発生する回路(パワーオンリセット回路)の様な、電源操作時の挙動を問題にする回路でなければ、図39の回路に統一してしまうといいでしょう。

なお、図17の回路において、74VHC14や74AHC14などの、電源電圧を超える入力電圧を許容するシュミットトリガ入力のインバータを使用する場合は、R3を省略しても、このコラムで説明した様な問題は発生しません。